ADSP TS20XS系列DSP原理与应用设计【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

ADSP TS20XS系列DSP原理与应用设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　概述1

1.1　Tiger SHARC系列DSP简介1

1.1.1　ADSP TS101S DSP简介1

1.1.2　ADSP TS20XS系列DSP简介6

1.2　ADSP TS20XS系列DSP的特点及应用9

1.2.1　ADSP TS20XS系列DSP的结构特点9

1.2.2　ADSP TS201S指令系统的特点17

1.2.3　ADSP TS202S与ADSP TS203S17

1.3　ADSP TS201S的引脚说明18

第2章　ADSP TS20XS系列DSP硬件组成原理25

2.1　ADSP TS20XS系列DSP结构25

2.1.1　ADSP TS201S DSP结构与应用25

2.1.2　ADSP TS202S,ADSP TS203S DSP结构31

2.2　ADSP TS20XS系列DSP计算内核31

2.2.1　ADSP TS201S的算术逻辑运算单元（ALU）32

2.2.2　ADSP TS201S的通信逻辑处理单元（CLU）39

2.2.3　乘法器56

2.2.4　移位器63

2.3　ADSP TS20XS系列DSP寻址69

2.4　ADSP TS20XS系列DSP程序控制86

2.4.1　程序控制器操作90

2.4.2　指令排队缓冲（IAB）和分支目标缓冲（BTB）96

2.4.3　影响指令流水延迟的因素102

2.4.4　程序控制器的实例110

2.5　ADSP TS20XS内部总线111

2.5.1　ADSP TS20XS的内部总线111

2.5.2　ADSP TS20XS的SOC接口112

3.1.1　全局寻址映射空间115

3.1　ADSP TS20XS的寻址空间115

第3章　ADSP TS20XS系列DSP存储器组织115

3.1.2　主机寻址空间116

3.1.3　外部存储器寻址空间117

3.1.4　多处理器寻址空间117

3.1.5　处理器内部存储空间118

3.2　ADSP TS20XS的存储器组织119

3.2.1　存储块物理结构120

3.2.2　存储块逻辑组织121

3.2.3　存储器缓冲123

3.2.4　存储访问125

3.3　ADSP TS20XS系列DSP寄存器132

3.3.1　计算块寄存器组135

3.3.2　未映射的计算块寄存器135

3.3.3　整数型ALU寄存器组136

3.3.4　程序控制器寄存器组137

3.3.5　Cache寄存器组（存储器控制寄存器）139

3.3.6　中断寄存器组141

3.3.7　DMA控制和状态寄存器组146

3.3.8　链路口寄存器组149

3.3.9　外部总线接口寄存器组152

3.3.10　JTAG测试和仿真寄存器组154

3.3.11　调试寄存器组155

第4章　ADSP TS20XS系列DSP的I/O资源159

4.1 ADSP TS20XS系列DSP的中断159

4.1.1　ADSP TS20XS的中断源159

4.1.2　ADSP TS20XS的中断向量162

4.1.3　ADSP TS20XS可编程的中断控制寄存器163

4.1.4　ADSP TS20XS的中断处理过程163

4.1.5　中断返回与异常166

4.1.6　中断服务程序实例167

4.2　DMA传输168

4.2.1　ADSP TS20XS DMA控制器与传输控制块169

4.2.2　DMA控制与状态寄存器173

4.2.3　链式DMA与二维DMA173

4.2.4　外部口DMA与飞越传输176

4.2.5　AutoDMA与链路口DMA179

4.2.6　DMA的几个问题182

4.3.1　ADSP TS20XS链路口结构184

4.3　ADSP TS20XS系列DSP的差分链路口184

4.3.2　链路口通信协议188

4.3.3　链路口传输延迟190

4.3.4　链路口的故障检测机制190

4.3.5　链路口数据缓冲寄存器、控制及状态寄存器192

第5章　ADSP TS20XS系列DSP指令系统193

5.1　ADSP TS20XS系列DSP指令集简介193

5.1.1　指令结构与特点193

5.1.2　指令行结构194

5.1.3　TigerSHARC处理器指令速查199

5.2.1　ALU指令206

5.2　ADSP TS20XS系列DSP指令集206

5.2.2　CLU指令233

5.2.3　乘法器指令238

5.2.4　移位器指令257

5.2.5　IALU指令266

5.2.6　IALU加载／存储／传输指令271

5.3　ADSP TS20XS系列DSP指令并行规则和约束条件274

5.3.1　指令并行规则274

5.3.3　计算块指令约束279

5.3.2　并行指令的通用约束279

5.3.4　IALU指令约束281

5.3.5　程序控制指令约束283

第6章　ADSP TS20XS系列DSP接口设计285

6.1　外部总线接口285

6.1.1　外部端口数据传输285

6.1.2　流水线协议接口286

6.1.3　慢速设备协议接口291

6.1.4　EPROM和Flash接口293

6.1.5　典型外部总线接口实例295

6.2　SDRAM接口307

6.2.1　SDRAM控制308

6.2.2　SDRAM编程311

6.2.3　SDRAM接口上电过程313

6.2.4　SDRAM接口吞吐量314

6.3　链路口320

6.3.1　链路口接口321

6.3.2　链路口控制与协议323

6.4　ADSP TS20XS与FPGA接口举例323

6.4.1　用FPGA实现ADSP TS20XS的复位电路323

6.4.2　FPGA采用锁存电路实现与ADSP TS20XS的数据通信325

6.4.3　FPGA采用双口RAM电路实现与ADSP TS20XS的数据通信326

6.4.4　FPGA与ADSP TS20XS的链路口通信电路326

第7章　ADSP TS20XS系列DSP系统设计342

7.1　ADSP TS20XS系列DSP系统功耗及散热设计342

7.1.1　器件的功耗342

7.1.2　散热设计348

7.2　ADSP TS20XS系列DSP系统电源设计354

7.2.1　电源供电要求354

7.2.2　电源滤波要求355

7.2.3　电源设计357

7.3　ADSP TS201S系统时钟要求及高速时钟系统设计358

7.3.1　ADSP TS201S的系统时钟358

7.3.2　ADSP TS201S系统时钟SCLK设计359

7.4　JTAG接口有关问题363

7.4.1　JTAG连接364

7.4.2　ICE配置与测试369

第8章　ADSP TS20XS系列DSP系统程序优化设计371

8.1　程序优化设计思路371

8.1.1　复数基2FFT算法程序优化实现372

8.1.2　复数求模算法程序优化实现381

8.1.3　算法程序的优化步骤总结392

8.2　引起处理器流水线操作延时和影响的因素392

8.3　存储器优化配置400

第9章　多DSP系统设计及实例405

9.1　多DSP系统组成模型405

9.2　简化多DSP系统的复杂度406

9.3　多DSP系统的设计实例409

9.3.1　ADSP TS201S WCDMA基带处理板功能409

9.3.2　ADSP TS201S WCDMA基带处理板时序要求410

9.3.3　ADSP TS201S WCDMA基带处理板硬件方案411

9.4　ADSP TS201S WCDMA基带处理板的PCB设计419

9.4.1　分层结构设计420

9.4.2　高速信号线设计421

9.4.3　高速信号线过孔设计421

9.4.4　ADSP TS201S WCDMA基带处理板时钟线设计423

9.4.5　串扰及减少串扰的方法423

9.4.6　ADSP TS201S WCDMA基带处理板PCB上主要技术参数426

10.1　多DSP系统引导程序设计427

10.1.1　EPROM引导方式及其内核引导程序427

第10章　多DSP系统的软件设计427

10.1.2　主机引导方式及其内核引导程序430

10.1.3　链路口引导方式及其内核引导程序433

10.1.4　无引导方式启动处理器436

10.1.5　多DSP系统引导程序设计437

10.2　多DSP系统的数据传输方式和系统工作模式字的应用446

10.2.1　多DSP系统的数据传输方式447

10.2.2　系统工作模式字的建立452

附录A　ADSP TS20XS系列DSP引脚分配与封装454

参考文献464